オークション落札商品中古

SystemVerilogによる検証の基礎 [単行本]Ω

この商品の詳細を見る

『SystemVerilogによる検証の基礎 [単行本]Ω』はヤフオクでkJ-000d996108から04月14日 11時 06分に出品され04月14日 11時 06分に終了予定です。即決価格は5,834円に設定されています。現在624件の入札があります。決済方法はYahoo!かんたん決済に対応。神奈川県からの発送料は落札者が負担します。ＰＲオプションはYahoo!かんたん決済、取りナビ(ベータ版)を利用したオークション、即買でした。

この商品をお気に入りに登録
同じ商品を出品する

要旨（「BOOK」データベースより）ＳｙｓｔｅｍＶｅｒｉｌｏｇによる検証技術を、基礎から応用まで幅広く、丁寧に解説。多数のソースコードとシミュレーション例を通して、実践的な知識が身につく１冊。目次（「BOOK」データベースより）第１章　概要第２章　ＳｙｓｔｅｍＶｅｒｉｌｏｇに関する予備知識第３章　ランダムスティミュラスの生成第４章　ファンクショナルカバレッジ第５章　アサーション第６章　ＵＶＭ第７章　補足出版社からのコメントランダムスティミュラス、ファンクショナルカバレッジ、アサーション、UVM等、SystemVerilogによる検証を詳説。内容紹介SystemVerilogによるハードウェア検証技術を詳説！検証に必要なSystemVerilogの基本知識をカバーしつつ、ランダムスティミュラスの生成、ファンクショナルカバレッジ、アサーション、さらにはUVMを利用した検証作業について、膨大な言語仕様の中から重要ポイントをピックアップし、丁寧にひもときます。コードの記述例も多数掲載。手を動かしながら読み進めることによって、複雑かつ見落としやすい仕様を、実践的に身につけられるよう工夫されています。検証作業に携わるエンジニア必読の1冊。著者紹介（「BOOK著者紹介情報」より）（本データはこの書籍が刊行された当時に掲載されていたものです）篠塚一也(シノズカカズヤ)１９７０年東京理科大学理学部数学科卒業。１９７２年名古屋大学理学研究科数学修士課程修了。１９７３年名古屋大学理学研究科数学研究生修了。１９７３年ＮＢＣ（Ｎｉｐｐｏｎ　Ｂｕｓｉｎｅｓｓ　Ｃｏｎｓｕｌｔａｎｔ）に入社し、ＣＯＢＯＬ、ＦＯＲＴＲＡＮ、問題向き言語のコンパイラー開発に従事。１９７８年第二精工舎（現セイコーインスツル）に移り、国産初のＶＬＳＩレイアウトシステムの設計・開発を行い、最初のバージョンを成功裏に完成後、欧米の先進技術を学ぶため、外資系企業に転職。１９８３年ＧＥＩＡＬ（Ｇｅｎｅｒａｌ　Ｅｌｅｃｔｒｉｃ（Ｕ．Ｓ．Ａ．）Ｉｎｄｕｓｔｒｉａｌ　Ａｕｔｏｍａｔｉｏｎ　Ｌｔｄ．）に移籍し、米国ＧＥ　Ｃａｌｍａ社の製品サポートに従事。この時期はＰＣ草創期にあり、使用可能なメモリー量が限定されていたため、仮想記憶方式を採用したＥＤＡツールのプロトタイプをＰＣ上で開発し、ＧＥに採用された。１９８６年米国に渡り、ＧＥ　Ｃａｌｍａに入社。１９８７年、プロトタイプを製品として完成し、ＥＤＳＩＩＩとして市場にリリース。以降、シリコンバレーの主要ベンダーでＥＤＡツールの設計・開発業務に従事。２００６年日本に帰国し、自社アートグラフィックスのＥＤＡ製品開発を担当し、現在に至る著者について篠塚一也 (シノヅカカズヤ)(有)アートグラフィックス

SystemVerilogによる検証の基礎 [単行本]Ω